PAT-NO:

JP362269507A

DOCUMENT-IDENTIFIER: JP 62269507 A

TITLE:

VARIABLE GAIN AMPLIFIER

PUBN-DATE:

November 24, 1987

INVENTOR-INFORMATION:

NAME

COUNTRY

TSUKAHARA, TSUNEO AKAZAWA, YUKIO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NIPPON TELEGR & TELEPH CORP N/A

APPL-NO:

JP61112743

APPL-DATE: May 19, 1986

INT-CL (IPC): H03G003/12, H03F003/30, H03F003/345

US-CL-CURRENT: 330/277

ABSTRACT:

PURPOSE: To contrive broad band and lower power consumption by connecting one stage of a CMOS inverter and another CMOS inverter having feedback to the input/output through a variable resistor in cascade so as to constitute a variable gain amplifier, thereby eliminating the need for a level shift circuit and a capacitor.

CONSTITUTION: A unit amplifier 3 consists of complementary inverters 1, 2 connected in cascade and a variable resistor Ef1 and the resistor Rf1 is connected between the input and output of the inverter 2 to form a negative feedback path. Thus, the gain is made variable by the resistor Rf1, and since the input impedance of the amplifier is capacitive due to the input capacitance, no gain effect is caused in case of multi-stage connection because the amplifier of the next stage gives effect on the band via its input capacitance. Thus, the direct coupling malti-stage is attained without a capacitance and a level shift circuit and the amplifier amplifying a signal from a DC componet is realized with less band deterioration and low power consumption.

8/6/2007, EAST Version: 2.1.0.14

⑨ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭62-269507

@Int_Cl.4

識別記号

庁内整理番号

母公開 昭和62年(1987)11月24日

H 03 G 3/12 H 03 F 3/30

3/30 3/345 A - 7827 - 5 J 7827 - 5 J

B - 6628 - 5J

審査請求 未請求 発明の数 1 (全6頁)

◎発明の名称 可変利得増幅器

②特 願 昭61-112743

20出 願 昭61(1986)5月19日

砂発明者 東原

恒 夫 月

厚木市森の里若宮3番1号 日本電信電話株式会社厚木電

気通信研究所内

砂発 明 者 赤 沢

幸雄

厚木市森の里若宮3番1号 日本電信電話株式会社厚木電

気通信研究所内

⑪出 頤 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

20代 理 人 弁理士 高山 敏夫 外1名

明 紺 甞

1. 発明の名称

可変利得增幅器

- 2. 特許請求の範囲
- (2) 第 2 の相補形インバータの入出力端子間に可 変抵抗を接続した特許請求の範囲第 1 項記載の 可変利得増幅器。
- (3) 铒2の相補形インパータの入出力端子間に、

ゲート選圧によりインビーダンスを可変しうる NチャネルMOSトランシスタを接続した特許 請求の範囲第1項記載の可変利得増幅器。

- (4) 第2の相補形インバータの人出力端子間に、 グート軍圧によりインビーダンスを可変しうる PチャネルMOSトランジスタを接続した特許 請求の範囲第1項記載の可変利得項幅器。
- (5) 第2の相補形インパータの入出力端子間に、 ゲート電圧によりインピーダンスを可変しうる NチャネルMOSトランジスタとPチャネルM OSトランジスタとを並列に接続した特許請求 の範囲第1項記載の可変利待増幅器。
- (6) 外部より 判得を可変できる可変利得増幅器において、 N 形 M O S トランシスタと P 形 M O S トランシスタのドレイン端子相互を接続し、 さらにゲート端子相互を設めし、 N 形 M O S トランシスタのソース端子を低電 W 電圧端子に接続し、 P 形 M O S トランシスタのソース端子を低電 W 電圧端子を接続し、 P 形 M O S トランシスタのソース端子を 6 位 W 電圧端子に接続して形成した相補形インパータの

3. 発明の詳細な説明

(産薬上の利用分野)

本発明は、入力信号レベルに応じて利得を可変し、出力レベルを一定に保つための可変利得 収収器に関する。

(従来技術及び発明が所決しょうとする問題点)

高め、削收への影響を低放するための抵抗である。 V_{B_1} 、 V_{B_1} はバイアス 医圧である。 この 構成では、 $\frac{1}{2\pi^*R_BC}$ 以下の 周収数の 借号は 週週できないため、 直航成分の 申報も必要とする 用途には 通さない 欠点を 持つ。 I Cの 製作上、 現実的な R_B . Cの 傾は それぞれ $100~K\Omega$. 10_pF 程度であるから上記の カットオフ 周収数は 160~KHz と比較的 高い 値と なる。 また、 I Cの 製造プロセス 上谷 錐を 製作する プロセスを 付加する こと は I Cのコスト 高に つながる。

次に、容はを製作するブロセスが必要で、しかも世塊切分からの内傷ができないという第5回の構成の火点を補うため、引6回の構成が提業されている。この構成では引4回の地幅器の前にFN1、FN2から成るソースフォロワ回路とこのソースフォロワ回路の前にさらにドチャネルMOSトランジスタFP1、FP2から成るレベルシフト機能を持つ消2のソースフォロワ回路を付加した単位増幅器2から構成される。VB、はバイアス選圧である。この構成では第2のソ

$$G_{1} = -\frac{g_{m_{1}} + g_{m_{2}} - \frac{1}{Rf_{1}}}{\frac{1}{r_{1}} + \frac{1}{r_{2}} + \frac{1}{Rf_{1}}}$$
(1)

$$\dot{Z}_{1n} = \frac{Rf_1 + (\frac{1}{r_1} + \frac{1}{r_2})^{-1}}{(g_{m_1} + g_{m_2} + \frac{1}{r_1} + \frac{1}{r_2})(\frac{1}{r_1} + \frac{1}{r_2})^{-1}}$$
(2)

ースフォロワ回路の付加により直流レベルを入出力間で合わせることが可能なため、容量を用いず 直結に多敗化できる。しかし、第2のソースフォロワ回路の付加により、すなわち敗政が増えることにより第6図の増幅器の周波数帯域は第5図の構成に比べ低下し、消費で力は増加する欠点を持つ。

以上述べたように従来構成の可変利得咁幅器を用いて、咁幅の直流成分からの広帯域化、供 電力化を満足させることは難しい。

(問題点を解決するための手段)

本第明は、CMOSインバータ1敗と可変抵抗により入出力に帰還をかけたCMOSインバータを凝銑接続して可変利得増幅器を併取することにより、レベルシフト回路及び答말が不用であるため、広帯域化、低虹力化を図ることを目的とする。

上記の目的を達成するため、本発明は外部より利得を可変できる可変利得増幅器において、 N形MOSトランジスタとP形MOSトランジ スタのドレイン 囃子相互を接続し、さらにゲート 端子相互を接続し、N形MOSトランジスタのソース 端子を 高 U 線 U E E 端子に接続して形成した相補形インパータを 2 個具 調し、第1の相補形インパータの 出力端子を 第2の相補形インパータの入力端子 間に抵抗 似を 変化しりる 手段を 接続することを 特 彼 である。

次に本発明の実施例を旅付凶値について説明 する。

なお実施物は一つの例示であつて、本発明の 精神を逸脱しない範囲で型々の変更あるいは改 艮を行いうることは甘うまでもない。

採1図は本発明の実施例であつて、仮線内の 単位増幅器3について説明する。INは入力端 子、Iは初段インバータと次段インバータの結 線ノード、OUTは出力端子、Vpp は電源電圧 エり詳細に構成を説明すると、トランジスタ MN2. MP2 のゲート相互を共通とし、また、ドレイン相互を共通として第1のインバータを構成し、第1のインバータの出力が、トランジスタ MN1. MP1 に L り 第1のインバータの入力に接続されている。さらに、 第2のインバータの入力に接続されている。さらに、 第2のインバータの入出力間に可変抵抗 Rf. を接続し、 負帰還バスを形成している。トランジスタ MN1. MP1. MN2. MP2 の相互コンダクタンス, 出力抵抗をそれぞれ 8m1, r1; 8m2, r2; 8m4, r4 と かくと、 端子 I Nから端子 O U Tへの 電圧利得 G a は(3)式で与えられる。

$$G_{3} = \frac{(g_{m_{1}} + g_{m_{1}}) (g_{m_{3}} + g_{m_{4}} - \frac{1}{R_{f_{1}}})}{\frac{1}{R_{f_{1}}} \cdot (g_{m_{3}} + g_{m_{4}} - \frac{1}{R_{f_{1}}}) + (\frac{1}{R_{f_{1}}} + \frac{1}{r_{1}} + \frac{1}{r_{2}}) (\frac{1}{R_{f_{1}}} + \frac{1}{r_{3}} + \frac{1}{r_{3}} + j\omega C_{in})}{(3)}$$

(ここでロコ2mf, fは伯号周放数, Cin は本増

媒器を多段化したときの、次段増幅器の入力容量である。)

(3)式から、帰盤抵抗 Rf. により利得を可変にてき、また、この増幅 器の人力インピーダンスは入力容量による容量性の今であるから、多段化した場合、次段の増福器は容量 Cin を介しない。このような構成になつているから、容量・レベルシフト 回路無して近額多段化可能なため、直近双分からの増幅を行える増幅器を命数劣化が少なく低低力で災現でき、しかも低コストな I Cを提供できる利点を持つ。

別 5 図の回路では R_B × C できまる 周放数以下の周波数を増幅することはできないが、第 1 図では入力インビーダンスが高いため、 直流から増幅することができる。

部 2 図の (a) 、 (b) は夫々本発明の第 2 、第 3 の 実施例を示すもので、 破線内は抵抗値がゲート 単圧 V_N 、 V_P によりそれぞれインピーダンスが 可変可能な非飽和钡敏にバイアスされた N チャ オルMOSトランシスタMN3、PチャネルMOSトランシスタMP3を知1図の可変抵抗好の代りにそれぞれ用いた単位増幅器4、5を示す。MN3、MP3のトランシスタサイズ、バイアスは圧VN、Vpを遊当に設定することで任意の抵抗レンシを持ち、電圧により側回可能を可変抵抗を実現できるため、可変利得増幅器の小形化、利得の可変性に使れている。

第2図(a) においてMN3の直流抵抗値R_N口(4) 式で与えられる。

$$R_{\rm N} = \frac{1}{2 \beta_{\rm N} (V_{\rm N} - \frac{V_{\rm I} + V_{\rm Out}}{2} - V_{\rm TN})}$$
 (4)

CC で、 β N は め 助 世 定 数 $\frac{1}{2}$ ・ $\frac{W_N}{L_N}$ ・ μ_N ・ C_{OX} (W_N は ナ キ ル 幅 、 L_N は Γ ナ キ ル 根 、 μ_N は 電 子 め 助 度 、 C_{OX} は Γ ケ ー ト 単 位 面 積 谷 虹) 、 V_I は M P 2 、M N 2 か ら 成 る イ ン バ ー タ の 入 力 選 任 、 V_{OU} は は は 日 は 日 は 日 は 日 な る O

ランジスタ MP3 の並列接級により形成されているほかは第2回と同じである。この並列接続の値をRtot とおくと Rtotは(5)式で与えられる。

$$R_{\text{tot}} = \frac{1}{2} \cdot \frac{1}{\beta_{\text{N}}(V_{\text{N}} - \frac{V_{\text{I}} + V_{\text{out}}}{2} - V_{\text{TN}}) + \beta_{\text{p}}(\frac{V_{\text{I}} + V_{\text{out}}}{2} - V_{\text{p}} - |V_{\text{TP}}|)}$$
(5)

ここで β_P は MP 3の易助度定数 $\frac{1}{2}$ $\frac{W_P}{L_p}$ μ_P C_{OX} (W_P はチャネル幅, L_P はチャネル長, μ_P は正孔移動度, C_{OX} はゲート単位面很容粒)、 V_{TP} に MP 3 のしきい値 4 年である。

(5)式で $\frac{V_I+V_{out}}{2}$ = $V_M+\Delta V_M$ とおくと(5)式は(6)式のように変形できる。

$$R_{tot} = \frac{1}{2} \cdot \frac{1}{\beta_{N}(V_{N} - V_{M} - V_{TN}) + \beta_{P}(V_{M} - V_{P} - |V_{TP}|) + (\beta_{P} - \beta_{N}) \cdot \triangle V_{M}}$$

(6)式から $\beta_N = \beta_P$ 丁なわち N チャネル M O S トランジスタ M N 3 と P チャネル M O S トランジスタ M P 3 の 場動設定数を等しく設定すれば、並列抵抗 R_{tot} は一定に保つことができ被形強は生じないことがわかる。 $\beta_N = \beta_P$ を設定するには N チャネル、 P チャネルトランジスタのチャネル幅とチャネル & O L R ・ C L N +

とし、比Wn/Ln:Wp/Lp を移動配の比 pn/pp に 応じて数定すればょい。

また、 Rtot の値は Wn/Ln. Wp/Lp とゲートパイプス ME Vn. Vp により設定できる。

このようにこの実施例では、NチャネルトランジスタとPチャネルトランジスタのゲート 電圧により利待可変が可能でしかも放形面の生じない可変利得増幅器が実現可能である。

(発明の効果)

級上のように本発明によれば、CMOSインパータを2個疑眈に接続し、第2のインパータの入出力間を、可変抵抗、単一チャネルのMOSトランジスタの正列接続したもの時の可変抵抗手段により接続して形成して可変判得増幅器を構成することによって、追流成分からの広帯域を増成することによって、可変利得増幅器を低進力、低コストで実現できる利点がある。

さらに多段構成とすることにより、上記の性

能をさらに向上することができる。

4. 図面の簡単な説明

第1 図に本発明の部1 の実施例、第2 図(a). (b) は本発明の部2,第3 の実施例、第3 図に本発明の部4 の契施例、第3 図に本発明の部4 の契施例、第4 図は単位可変利得増幅器の従来例、第5 図は第4 図の単位可変利得増限器の前にソースフォロワを2 段付加し多段ではには米形の多段可変利得増幅器の前にソースフォロワを2 段付加し多段化した従来形の多段可変利得増幅器を示す。

OUT……信号出力端子

VDD ……正理就组压端子

I………2段縦鋭接続したインパータ間の接続端子。

MN1, MN2, MN3, FN1, FN2 …… Nチャネ ~ M O S トランジスタ

MP1, MP2, MP3, FP1, FP2 …… Pチャネ ルMOSトランジスタ Rf. … … 可变抵抗

VB, , VB, VB, … … バイアス 吃圧

RB ……固定抵抗

Vp … … MP3のゲート電圧

1 … … … 斯 5 凶の従来例における単位可変利得増幅器

3 … … … 第 1 の 実施 例における単位可変利得増幅器

4 ……… 解 2 の 実施例における単位可変利得増幅器


5 … … … 須 3 の 実施 例における単位可変利得増幅器

6 … … … 铒 4 の 実施 例 に かける単位可変利得増幅器

特 肝 出 顧 人 日本電信電話株式会社

代理人 弁理士 高 山 敏

第 1 図



IN --- 入力端子 OUT ---出力端子

Voo···电源电压端子

MP1, MP2 ··· P ケンネルMOSトランジスタ

MN1, MN2…ロチャネルMOSトランジスク

Rfi --- 可变抵抗

3 --- 単位可受利得增悟器

